出租現代計算機組成與SOC創新設計開發系統

 DL07_CPD結構示意圖。由于以上介紹的4教材中大量的實驗和設計項目涉及許多不同類型的，可自由增減的擴展模塊，主系統平臺上有許多標準接口。以其為核心，對于不同的實驗設計項目，可接插上對應的接口模塊。如VGA/PS2模塊、TFT數字彩色液晶模塊、USB模塊、寬位數據輸入輸出模塊、SD卡模塊、點陣液晶模塊、各類存儲器模塊、各類A/D與D/A模塊及各類鍵盤模塊等；這些模塊可以是現成的，也可以根據主系統平臺的標準接口和創新要求由教師或學生自行開發。

     通常，諸如EDA技術、計算機組成與設計、微機原理與接口技術、單片機技術等傳統實驗平臺多數是整體結構型的，雖也可完成多種類型實驗，但由于整體結構不可變動，實驗項目和類型是預先設定和固定的，很難有自主發揮的余地，對于學生的創新思想與創新設計如果與實驗系統的結構不吻合，便無法在此平臺上獲得驗證；同樣，教師若有新的創新型實驗項目，也無法及時融入實驗系統供學生發揮。因此此類平臺不具備可持續拓展的潛力，也沒有隨需要更新和升級的能力。特別是針對EDA/SOPC的創新實驗，涉及的自主設計項目更多，結構變化更大，系統更復雜，*不可能預知后設計出的創新項目應該包含哪些功能結構和接口模塊。顯然，多模塊自由組合結構給出了的解決方案。

模塊化結構給出了的解決方案：

○ 在創新實踐中，能提供構建計算機內部結構的邏輯資源和存儲器資源，豐富到足以涵蓋學生的創造力所及的任何形式和規模設計項目。

○ 在外圍接口方面，除大量豐富的接口模塊，如VGA、PS2、USB、SD卡、RS232串口、語音處理、AD/DA等等現成的模塊外，還提供能適應實驗者隨時根據自己的創新實驗需要，自主安排和設計新功能模塊的標準接口。

○ 從該教材多數章節也能看出，特別是對于CPU設計，將實驗硬件平臺定位于大規模邏輯容量的FPGA，在硬件測試，軟件調試，軟硬件聯合開發與測試方面，以及微指令系統的實時編輯調試是十分必須的，特別是基于Quartus II平臺的強大的測試工具，如Signal Tap II、In-System Sources and Probes 和In-System Memory Content Editor等具有不可替代的功能。

因此，類似模塊自由組合型創新設計綜合實驗系統，已成為高校目*分流行的實踐平臺。

特別指出：KX_CPD系統在除了適用于此教材中涉及的所有實驗和創新實踐外，還能很專業地包涵諸如數字電路與數字系統設計實驗、EDA技術實驗、VHDL/Verilog硬件描述語言應用實驗、SOPC開發、微機原理與接口技術實驗及8088/8086/8051 IP核的SOC片上系統設計等。

圍繞《現代計算機組成原理》第2版教材的實驗和創新實踐項目，

基于單片大規模FPGA所能實現的實驗和SOC設計類型包括：

型號:DL07-CPD10完成以下實驗：

▲ 基于狀態機控制指令的16位CISC CPU設計與測試,包括CPU創新設計競賽實踐項目；

▲ 基于流水線架構的16位RISC 精簡指令CPU設計，與相關實驗；

▲ 基于32位Nios II嵌入式處理器和Qsys開發環境的SOPC實驗與開發；

▲ 基于Open RISC 1200系列的32位RISC處理器嵌入式SOC系統實驗與開發；

▲ 基于8088/8086 IP核的微機SOC系統，以及8253定時器IP核、8237 DMA IP核、8259中斷控制IP核、8255可編程I/O IP核和8250 UART串行通信IP軟核構建的SOC微機系統；

▲ 基于8051單片機IP核的SOC片上系統設計系列實驗。

利用QuartusII的In-System Sources and Probes實時測試載入FPGA中的8位模型機執行指令的波形其中的M、uA、RAM、BUS、WE分別是微指令、微地址、存儲器、總線數據、RAM寫允許等信號

利用在系統工具In-System Memory Content Editor實時測試8位模型機硬件系統中的ROM和RAM數據

利用嵌入式邏輯分析儀對載入FPGA中的16位CPU的運行情況進行實時測試的波形和數據

對于加法指令和存數指令在16位CPU中的執行情況的仿真波形片段

DL07-CPD10配置如下：

一、基本平臺

編號:A 主系統

☆此平臺多可同時插12 塊模塊板。

☆ DL07_USB-Blaster2型雙功能編程器：(1)USB-Blaster編程下載功能(支持AS、PS、JTAG模式):1、對FPGA/CPLD進行配置或編程；2、對配置器件EPCSx編程；3、訪問和編輯FPGA內部RAM；4、調試Nios2，完成SOPC設計；5、支持SignalTapII 嵌入式邏輯分析儀。

(2)USB到UART串行通信轉換：1、通過USB與FPGA串行通信，實現PC與FPGA的串行通信，且無需RS232電平轉換；2、通過USB與單片機的串行通信，實現PC與通用單片機的UART串行通信；3、通過USB

對STC等系列單片機進行直接編程開發，無需電平轉換。

☆ ByteBlasterMV編程器一個（可對isp單片機編程）。

☆ 5功能智能邏輯筆：可顯示高電平、低電平、中電平、高阻態、脈沖信號。注意有“高阻態”測試功能。

☆ 獨立的標準時鐘頻率20個。20MHZ-0.5HZ。

☆ 電源有自動保護的+5V，+12V、-12V、、+3.3V、2.5V+、1.2V。

☆ 8個LED放光二級管，8個乒乓開關，揚聲器。

☆ DDS信號輸出口及幅度、偏移調諧。

○ 基本軟件：1）Quartus II 9.0/11.0；2）ModelSim；3）Synplify；4）IDE；5）8051單片機IP核；6）8088/8086 CPU IP核；7）8088/8086微機系統接口模塊IP核：8253核、8237核、8259核、8255IP核和8250等IP核；8）Nios II

和64MSRAM

★ 完成五大類實驗項目

一、計算機組成原理與計算機體系結構類：

◇ 算術運算器、ROM、單雙口RAM、FIFO、FPGA外部RAM/Flash存儲器實驗；

◇ 微控制器時序電路、乘法累加器設計、程序計數器與地址寄存器；

◇ 微控制器設計、總線控制器、鎖相環應用、嵌入式邏輯分析儀應用等；

◇ 8位微程序控制的模型計算機的設計與實現。包括CPU設計，硬件指令設計，軟硬件聯合開發等；

◇ 基于FPGA的片上系統（SOC）的MCS-51單片機IP核實驗與設計

◇ 基于狀態機的完整16位CPU設計。包括CPU設計，硬件指令設計，軟硬件聯合開發，SOC實現等；

◇ 基于流水線構架的16位RISC CPU設計及計算機體系結構相關實驗；

◇ 基于FPGA的片上系統32位OPEN RISC軟核嵌入式系統軟硬件設計；

◇ 計算機系統創新設計與實驗。

二、硬件描述語言HDL與EDA/SOPC技術類實驗和設計。如移位相加硬件乘法器設計、用流水線技術設計高速數字相關器、線性反饋移位寄存器設計、VGA圖像顯示控制器設計、直接數字式頻率合成器設計等實驗。

三、基于單片FPGA的8086/8088 CPU核，8253/8254 IP核（定時器）；8250 IP核（UART串行通信）；8237 IP核（DMA控制器）；8259 IP核（可編程中斷控制器），鎖相環核等經典IBM計算機系統設計。由于8086/8088核的全兼容性，傳統微機原理及微機接口實驗中的C和8086匯編程序都能直接由該核運行，完成基于EDA技術的微機原理及微機接口方面的部分實驗。

四、全國大學生電子設計競賽培訓及開發。能承擔大學生電子設計競賽中許多設計題目的培訓任務，進一步強化計算機學生基于現代電子技術的硬件系統設計能力。

五、基于MATLAB和DSP Builder的全硬件高速DSP系統實驗和設計（需要增配多通道超高速ADC/DAC適配板）。